Texas Instruments:LVDS 選定部品の使用可能な信号レートの計算

Q)選定部品の使用可能な信号レートの計算

選定した部品の使用可能な信号レートの計算方法を教えてください

A)回答

TIA/EIA-644-AおよびTIA/EIA-899では、ドライバ出力の遷移時間が単位インターバルの30%以下であり
その下限がそれぞれ260psおよび1nsと定義されています。
またレシーバ入力での遷移時間が単位インターバルの50%以下であることを推奨しています。
ただし、これはライン・デバイスについてではありません。

ライン・デバイスについて最低の信号レートを見積もる場合、最大出力遷移時間を使用します。
例えば20%から80%で定義された最大差動出力遷移時間が600psの場合、
立ち上がり時間と単位インタバルに30%の関係を使用すると

600ps÷0.3=2000ps

すなわち500Mbpsまでの信号レートをサポートできることがわかります。
*500Mbps=1÷2000ps

参照:LVDS Application and Data Handbook (JAJD001)

あくまでも参考の算出方法となりますのでデータシートの値を優先してください。

更新日時 : 2022/02/24 15:45
※この回答内容は作成時点での情報です。

お問い合わせ
ページの
先頭へ